FPGA的EDIF文件有什么用？
1个回答
展开全部
综合后生成的文件，相当于把你的代码换成实现工具能理解的语言。
比如代码中的触发器，在edif中就是通用的触发器模型。
之后在实现构成中(MAP)将这个通用的一般模型映射为实际器件中的触发器。
可以理解为代码的另一种表现形式。（当然结构、功能可能与你的代码会不一致）
比如代码中的触发器，在edif中就是通用的触发器模型。
之后在实现构成中(MAP)将这个通用的一般模型映射为实际器件中的触发器。
可以理解为代码的另一种表现形式。（当然结构、功能可能与你的代码会不一致）
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
