FPGA用VHDL语言写个数字时钟,为什么调时间的按键要个键扫描模块? 我来答 可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。 数字时钟 fpga vhdl 语言 按键 搜索资料 1个回答 #热议# 空调使用不当可能引发哪些疾病? sxmman 2012-07-27 · TA获得超过146个赞 知道答主 回答量:91 采纳率:100% 帮助的人:85.9万 我也去答题访问个人页 关注 展开全部 因为物理按键按下后会产生一个上下抖动的波形,之后才会稳定到高或者低,一般有几十个ms,如果不加按键扫描,直接判断的话,就会进行多次设定。 本回答由提问者推荐 已赞过 已踩过< 你对这个回答的评价是? 评论 收起 推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询 其他类似问题 2012-03-19 FPGA中用VHDL语句编写带有延时消抖的键盘扫描程序 2010-06-18 vhdl语言、fpga中置位信号、逻辑时钟信号、计数时钟信号什么意思 1 2011-01-10 用VHDL语言设计一个电子时钟 9 2010-12-22 基于FPGA用VHDL EDA语言设计交通灯信号 其中想实现按一个按键绿灯时间延长3秒 如何设计?专家请进 2 2012-01-02 用VHDL语言写数字钟,要有整点报时的 2012-03-01 求用VHDL语言编写一个数字跑表程序 1 2012-06-15 用vhdl设计简单时钟 1 2011-10-09 fpga 我们是用过的,vhdl语言也是学过的,用vhdl语言写过抢答器,数字钟等一些基本的东西,想更深入的学习 更多类似问题 > 为你推荐: