Question

如何将几个程序一起烧到FPGA中

自己编了几个简单的小程序每个程序都是一个单独的工程也都能在FPGA上正常运行 现在想把几个一起烧进去 弱弱地问一下怎么弄看教程说什么`include "file.v"我就重新建了一个工程把想烧的程序全部的v文件打开在那个工程中就像下面`include "test.v"`include "beep.v"module combine;endmodule 可是编译的时候说Error (10228): Verilog HDL error at test.v(1): module "test" cannot be declared more than onceError (10228): Verilog HDL error at beep.v(1): module "beep" cannot be declared more than once不知道到底应该怎么弄 请高手赐教啊

Answer 1

不是说你把这些简单的小程序都添加进去，整个项目就能正常运行了。既然是相互独立的小程序，你需要做的首先是对你想做的东西进行一个整体定义，哪些功能需要实现，这些功能之间是否需要同步，还是异步(不过一般都是要同步的呵呵，除非有异步复位功能)，是否要用到状态机，一般情况下复杂的设计都是需要的。这些都定义好之后，开始进行端口的定义。哪些是输出，哪些是输入。当外设需要不同的频率时，要考虑到时序的因素，是否需要计数器来满足那些速度比较慢的外设。尽量使用高频时钟，这样你的设计的可扩展性会更好。
当然，如果这些小项目全部都是分立的话，也可以直接用线将他们连接起来，也就是 Element mapping。 看得出来，你的这些项目都是一些相互关系不大的(比如beep蜂鸣器)，也就是说他们是"各干各的"， 但是一旦涉及到进程之间通信的话，我建议你还是把他们写在一个文件里面比较好。自顶向下的设计流程是我们推荐的，但是我们不可能把任务细化到Register的程度。所以练习写一些大型的Module (5000行代码左右) 还是挺锻炼人的。

Answer 2

你可以将多个工程代码做成多个单一的模块，然后加上输入输入放进一个项目，不就可以一下子的写进FPGA了啊，你使用的时候注意输入输出就可以啦！

Answer 3

看错误提示是重复定义了嘛。应该是重建一个工程，然后把那些模块都添加到那个工程里面，再综合、布局布线、生成下载文件。至于怎么添加，找开发环境的教程。