Quartus II 中如何通过Verilog编写测试文件
本比较弱问题请教：QuartusII我想要进行仿真通建立波形文件才行我想要用Verilog编写测试文件能使用第三仿真器（比ModelSim）...
本 比较弱 问题请教： Quartus II 我想要进行仿真 通 建立波形文件才行 我想要用Verilog编写测试文件 能使用第三 仿真器（比 ModelSim）
展开
1个回答
展开全部
要把测试程序写在源程序中吧,我在CADENCE中使用verilog时就是这样的,不知道是软件问题还是语言问题,因为有的软件不用的.
在MaxplusII中输入信号可以手动设置的,测试程序不可以的话手动好了.
在MaxplusII中输入信号可以手动设置的,测试程序不可以的话手动好了.
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
富港检测技术（东莞）有限公司_
2024-05-27 广告
ISTA3E程序是对相同产品的集合包装的综合模拟性能测试，集合包装件被定义为将一个产品、多个产品或包装件放置在滑板或托盘上，固定在一起或是作为一个单元运输。例如：一台机器由带瓦楞底托的托盘上、瓦楞侧围、顶盖包装，用缠绕膜缠绕在托盘上。用于评...
点击进入详情页
本回答由富港检测技术（东莞）有限公司_提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
