Question

DSP芯片，F28335的ePWM模块发生波的zero和period是两个关键时刻，ePWM的pdf说period和zero的时刻并不重合

ePWM的pdf写着这两个时刻相差一个 TBCLK的时间，这两个时刻发生的AQ事件并不重合。原文是：
Actions at zero and period, although appearing to occur concurrently, are actually separated by one TBCLK period.
TBCTR wraps from period to 0000.
那我想问的是一点：下面的两个语句在波形上区别是什么？还是没有区别？
EPwm1Regs.AQCTLA.bit.ZRO = AQ_SET;
EPwm1Regs.AQCTLA.bit.PRD = AQ_SET;
这两个语句的假定条件是UP-COUNT(增计数 )模式。

Answer 1

那两个语句表示在计数等于0以及等于周期值的时候pwm输出电平是高电平。但是你这样的设置是不存在的，只会选择其一。
那句原文的意思我是这样认为的，在计数器等于周期值的时候又会被清零，这样计数器等于周期值和等于0好像是同时发生的，其实这两件事件的发生相隔了一个TBCLK的时间，比如先是计数器等于周期值事件发生，相隔了一个TBCLK的时间后计数器清零，计数器等于0事件才发生