verilog HDL语言中===是什么意思

 我来答
百度网友96ffcf7
2015-06-05 · 知道合伙人互联网行家
百度网友96ffcf7
知道合伙人互联网行家
采纳数:22721 获赞数:118726
从事多年网络方面工作,有丰富的互联网经验。

向TA提问 私信TA
展开全部
是等于的意思,他和==的不同就是===不定值X和高阻值Z也比较,全都一样才相等。
Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。
Hua丽de转身
2012-08-23 · 超过13用户采纳过TA的回答
知道答主
回答量:48
采纳率:0%
帮助的人:35.5万
展开全部
等于的意思,他和==的不同就是===不定值X和高阻值Z也比较,全都一样才相等!
本回答被提问者采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式