Question

FPGA的应用领域？

VHDL与Verilog哪种语言用的多一点？

Answer 1

FPGA主要用于ASIC设计中的硬件验证，也可以在小批量产品的试制中直接用于数字产品上。
至于VHDL和Verilog HDL，用户数量差不多。VHDL适用于系统描述，因此对于抽象描述很好用；Verilog HDL更适用于物理描述，对于底层描述用Verilog HDL更方便。

Answer 2

fpga只是个实现工具，涉及领域很多，关于语言，这个不好定论，vhdl和verilog都在用，要看你公司或者旁边朋友用什么，这样交流起来比较方便。