verilog中的除法运算(比如a/b)要耗费多长时间?谢谢
2个回答
展开全部
下面回答太笼统了，一个时钟周期是多少？我要是400M的频率，双精度的浮点除法，能行吗？
FPGA里面不适合进行除法运算，最好还是通过优化，转化为乘法实现。
FPGA里面不适合进行除法运算，最好还是通过优化，转化为乘法实现。
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
要看具体设计，如果不在乎面积，一个时钟周期可以搞定。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
