我用VHDL语言编写了一些模块，怎么把它们编成顶层文件，原理图是不是编写顶层文件的一种方法
3个回答
展开全部
原理图是生成顶层文件的一种方法，但不是唯一的。也可以用硬件描述语言来描述顶层实体。
你用VHDL描述了一些模块，那它们之间一定存在连接关系，用元件例化语句描述各个模块的连接关系，就完成顶层描述了。
你用VHDL描述了一些模块，那它们之间一定存在连接关系，用元件例化语句描述各个模块的连接关系，就完成顶层描述了。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
既然用硬件描述语言了，那么顶层文件也用硬件描述语言就好了。顶层文件就是把各个模块连起来的那个模块啊。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
如果只是看模块的原理图，首先保证VHDL代码正确，模块生成好之后在左边状态栏里，右键点击要生成的模块，选择Creat Symbol Files For Current File即可。若要生成完整的原理图得写好例化语句连接好各模块的端口
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
