电路如图所示,试分析该电路的逻辑功能。
2个回答
展开全部
两集成级联:U1(低位)与U2(高位)
高位U2(Q3为0)输出数据:7~15
低位U1输出数据:9~15
或者说U1逢7进1至U2,并重置预置数
U2逢9进1,并重置预置数
高位U2(Q3为0)输出数据:7~15
低位U1输出数据:9~15
或者说U1逢7进1至U2,并重置预置数
U2逢9进1,并重置预置数
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
展开全部
1、74LS161为四位二进制同步计数器
2、U1的进位输出经反向器至U2的时钟输入,两个计数器为级联,U2为高位计数器。
3、U1计数至15时,发生进位,下一个时钟,预置U1为1001。U2计数至15时,发生进位,下一个U1进位的下一时钟,预置U2为0111(U2的Q3悬空?若悬空,TTL视为高电平,将反复预置1111,因此,理解为接低电平)
综上所述:
U1和U2级联,U1在10~15之间计数,U2在7~15之间计数。即:电路为8位计数器,低4位在10~15之间计数,高4位在7~15之间计数。
2、U1的进位输出经反向器至U2的时钟输入,两个计数器为级联,U2为高位计数器。
3、U1计数至15时,发生进位,下一个时钟,预置U1为1001。U2计数至15时,发生进位,下一个U1进位的下一时钟,预置U2为0111(U2的Q3悬空?若悬空,TTL视为高电平,将反复预置1111,因此,理解为接低电平)
综上所述:
U1和U2级联,U1在10~15之间计数,U2在7~15之间计数。即:电路为8位计数器,低4位在10~15之间计数,高4位在7~15之间计数。
本回答被提问者和网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询
广告 您可能关注的内容 |