FPGA使用的外部LVDS400MHz时钟输入怎么产生的？
1个回答
展开全部
不明白意思，什么400MHZ时钟输入
是LVDS接收外部的400MHZ时钟信号吗
是LVDS接收外部的400MHZ时钟信号吗
更多追问追答
追问
这么说吧。这个400MHz是顶层文件的input，我问了下写这个程序的总工，他说是LVDS时钟。我想知道这个时钟也是焊在板子上的晶振产生的还是怎么产生的？上位机给的，还是fpga内部的（这个我觉得不太靠谱，不是DCM产生的）？
追答
由于是top层文件的输入引脚，这就说明这个信号是由FPGA芯片外部某个器件产生的，你可以通过查找这个信号的引脚位置，然后对照硬件的原理图看一下是接到外部的晶振上还是上位机给的。不然我也不知道。
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
意法半导体(中国)投资有限公司
2023-06-12 广告
STM32F103C8T6是一款基于ARM Cortex-M3内核的微控制器，具有以下基本参数：1. 工作频率：72MHz2. 外部时钟：最高可达120MHz3. 存储器容量：64K bytes4. 数据总线宽度：32位5. 输入/输出端口...
点击进入详情页
本回答由意法半导体(中国)投资有限公司提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
