Question

hspice仿真问题

电路用spice网表建立，但仿真时需要加复杂的数字信号激励，比如给一串地址信号，还有其它相关的控制信号，以前都用verilog写。请问怎么能把这种verilog写的激励加给spice网表，或是使用其它的方法来加复杂激励。谢啦

Answer 1

你是模数混合仿真吧,这玩意最头疼了. 正常情况下把你的verilog变成schematic,就是verilogA.然后提取hspiceD形式的网表.最后编写驱动文件(.sp文件)施加激励然后仿真就OK了.但是这里面有个问题,就是一般的IC5141不支持提取verilogA的hspiceD形式网表文件,只支持spectre形式的网表提取,估计你得先把verilog进行电路合成,然后再提取. 而且电路合成后提取的时候还会遇到环境变量的问题,修改下就可以了.
不管信号多复杂,最后都是要变成芯片的,所以个人感觉要先把verilog合成电路才行.