Question

vhdl程序中是不是std_logic_signed和std_logic_unsigned这两个程序包 是不是只能包含一个？

看到有书说 std_logic_1164、std_logic_arith、std_logic_signed和std_logic_unsigned这四个程序包最常用，如果不知道用哪个的话可以把这四个都用use语句列上
我的问题是：由于std_logic_signed和std_logic_unsigned分别把std_logic_vector当作有符号和无符号数参加算术运算，那么如果std_logic_signed和std_logic_unsigned都use上的话，有两个std_logic_vector型的信号 a、b进行“ a+b” 加法运算时，到底是无符号数加法 还是 有符号数的加法呢？（也就是到底使用std_logic_signed和std_logic_unsigned中的哪个“+”重载函数呢？形式一模一样，程序是无法从函数形式、输入参量、返回值类型等方面进行分辨的啊）

谢谢大家！！

Answer 1

我记得 可以这样 比如： a + b 写成 unsigned(a) + unsigned(b) 这样不就知道调用哪个重载函数了吗？ signal在声明的时候可能是有默认的，signed 或是 unsigned（哪个是默认我不清楚）。
调用函数的时候是看变量的类型决定调用哪个的吧？

Answer 2

你看看综合器综合成哪个了？