FPGA ,verilog代码问题 设计一个模块,输入是从串口接收模块送出来的字节[7:0]RX,
FPGA,verilog代码问题设计一个模块,输入是从串口接收模块送出来的字节[7:0]RX,每一组有24个字节,帧头是两个a5,检测到两个帧头a5时,将输入RX赋值给输...
FPGA ,verilog代码问题
设计一个模块,输入是从串口接收模块送出来的字节[7:0]RX,每一组有24个字节,帧头是两个a5,检测到两个帧头a5时,将输入RX赋值给输出RX_OUT并计数,从每组数输出完,再将计数器归零重新开始重复上述动作。
请教大神,简略的设计方法! 展开
设计一个模块,输入是从串口接收模块送出来的字节[7:0]RX,每一组有24个字节,帧头是两个a5,检测到两个帧头a5时,将输入RX赋值给输出RX_OUT并计数,从每组数输出完,再将计数器归零重新开始重复上述动作。
请教大神,简略的设计方法! 展开
2个回答
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询