请问ISE中用verilog语言时，要实现除法和取模运算的话，不能直接综合，那具体要怎么实现呢？ 不懂什么叫调用除法器的IP核... 不懂什么叫调用除法器的IP核 展开 我来答 可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。 verilog ise 语言 除法 运算 搜索资料 2个回答 #热议# 生活中有哪些实用的心理学知识？ 百度网友8b4f99c91 2012-11-06 · TA获得超过378个赞 知道小有建树答主 回答量：201 采纳率：0% 帮助的人：156万 我也去答题访问个人页 关注 展开全部 ip就是开发商提供的模块,直接拿来用好了 来自：求助得到的回答 已赞过 已踩过< 你对这个回答的评价是？ 评论 收起 sxmman 2012-10-31 · TA获得超过146个赞 知道答主 回答量：91 采纳率：100% 帮助的人：85万 我也去答题访问个人页 关注 展开全部 new file->IP->除法IP核实现转化为乘法使用ROM实现查表 本回答被提问者和网友采纳 已赞过 已踩过< 你对这个回答的评价是？ 评论 收起 推荐律师服务： 若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询 其他类似问题 2010-08-12 verilog 关于余除(取模) '%' 的问题 19 2015-07-19 Verilog如何使用除法？ 3 2016-11-29 如何用ISE软件将verilog语言编写的程序转换为电路图？谢谢! 19 2012-09-15 在ise环境下使用verilog语言进行fpga开发，在post-map仿真时如何看到中间结果 2 2014-10-09 Verilog语言写的一个小程序出错，在ISE软件中，大概实现一个跑马灯 9 2018-04-10 Verilog语言问题？Xilinx ISE Design Suite使用的编程语言是什么？ 1 2018-05-18 verilog ISE平台下问题 23 2017-07-26 verilog中使用乘法运算符的问题 56 更多类似问题 > 为你推荐：
