硬件描述语言有几种

 我来答
帐号已注销

2020-10-01 · TA获得超过5.3万个赞
知道大有可为答主
回答量:2.9万
采纳率:87%
帮助的人:1767万
展开全部
一、HDL不是硬件设计语言 过去笔者曾碰到过不少VHDL或Verilog HDL的初学者问一些相似的问
题,诸如如何实现除法、开根号,如何写循环语句等等。
在这个论坛上,也时常能看到一些网友提出这一类的问题。 对于这些问题,首先要明确的是
VHDL和Veriglog并非是针对硬件设计而开发的语言,只不过目前被我们用来设计硬件。
HDL是Hardware Description Language的缩写,正式中文名称是“硬件描述语言”。也就是说,
HDL并不是“硬件设计语言(Hardware Design Language)”。别看只差这一个单词,正是这一个
单词才决定了绝大部分电路设计必须遵循RTL的模式来编写代码,而不能随心所欲得写仅仅符合
语法的HDL代码。
二、HDL的来历 之所以是“硬件描述语言”,要从HDL的来历说起。 VHDL于1980年开始在美国
国防部的指导下开发,完成于1983年,并于1987年成为IEEE的标准。当初开发这种语言,是出于
美国国防部采购电子设备的需要。美军的装备采购自私人企业,时常要面对这样一种风险:如果
某种武器大量装备部队,而其中某个零件的供应商却在几年后倒闭了,那这种武器的再生产、维
修和保养都会出现大问题。而电子设备、尤其是集成电路的内部结构较为复杂,若出现前面所说
的情况要找其他公司生产代用品非常困难。于是美国防部希望供应商能以某种形式留下其产品的
信息,以保证一旦其破产后能由其他厂商迅速生产出代用品。 显然,当初的设计文档显然是不
能交出来的,这在美国会涉及商业机密和知识产权问题。于是美国防部就想出了一种折衷的方法
——描述硬件的语言,也就是VHDL。通过VHDL,供应商要把自己生产的集成电路芯片的行为描述
出来:比如说,加了什么样的信号后过多少时间它能输出什么等等。这样,如果有必要让其他厂
商生产代用品,他们只需照着VHDL文档,设计出行为与其相同的芯片即可。这样的代用品相当于
是新厂商在不了解原产品结构的情况下独立设计的,所以不太会涉及知识侵权。 Verilog HDL也
形成于差不多的年代,是由Gateway Design Automation公司大约在1983年左右开发的。其架构
同VHDL相似,但主要被用来进行硬件仿真。或许私人公司更注重实用,Verilog要比VHDL简洁得
多。
由此可见,这两种最流行的用于电路设计的语言,没有一种是为了设计硬件而开发的(更何况80
年代还没有现在的那些功能强大的EDA软件呢)。因此,当初制订HDL语言标准的时候,并没有考
虑这些代码如何用硬件来实现。换句话说,有些代码写起来简单,实现起来却可能非常复杂,或
者几乎不可能实现。
三、HDL代码的可综合性 现在回到最初的问题上。为什么诸如除法、循环之类的HDL代码总是会
出错? 由上一部分可知,任何符合HDL语法标准的代码都是对硬件行为的一种描述,但不一定是
可直接对应成电路的设计信息。行为描述可以基于不同的层次,如系统级,算法级,寄存器传输
级(RTL)、门级等等。以目前大部分EDA软件的综合能力来说,只有RTL或更低层次的行为描述才
能保证是可综合的。而众多初学者试图做的,却是想让软件去综合算法级或者更加抽象的硬件行
为描述。 比如说,要想实现两个变量相除的运算,若在代码中写下C=A/B,你将会发现只有一些
模拟软件在前仿真中能正确执行这句代码,但几乎任何软件都不能将其综合成硬件。不要怪软件
太笨。试想一下,如果我们自己笔算除法是怎么做的?从高位到低位逐次试除、求余、移位。试
除和求余需要减法器,商数和余数的中间结果必须有寄存器存储;而此运算显然不能在一个时钟
周期里完成,还需要一个状态机来控制时序。一句简单的C=A/B同所有这些相比显得太抽象,对
于只能接受RTL或更低层次描述的EDA软件来说确实太难实现
。而如果代码是类似于(Verilog) always @(posedge clk) c<=A/B; 这样的,要求除法在一个时
钟延上完成,那更是不可能实现的。(注:有些FPGA的配套软件提供乘除法的运算模块,但也只
能支持直接调用,不支持把形如C=A/B的语句综合成除法模块。) 又比如,一个很多初学者常见
的问题是试图让HDL进行循环运算,形同(Verilog): for (i=0; iparity = parity xor data
[i]; 一些功能比较简单的综合软件会完全拒绝综合循环语句;而一些功能较强的软件仅当
wordlength是常数的时候能综合;当wordlength为变量时,任何软件都不能综合上面的语句。这
是因为硬件规模必须是有限的、固定的。
当综合软件遇到循环语句时,总是将其展开成若干条顺序执行的语句,然后再综合成电路。若
wordlength是常数,则展开的语句数是确定的,具有可综合性;而若它是变量时,展开的语句数
不确定,对应的硬件电路数量也不能确定,无法被综合。或许有人说用计数器就能实现变量循环
,但这情形又和上面的除法运算相同。那需要额外的硬件,用来存储中间结果和进行时序控制,
象上面那样的循环语句对此描述得太抽象,软件接受不了。
四、如何判断自己写的代码是可综合的? 用一句简单的话概括:电脑永远没有你聪明。具体来
说,通常EDA软件对HDL代码的综合能力总是比人差。对于一段代码,如果你不能想象出一个较直
观的硬件实现方法,那EDA软件肯定也不行。比如说,加法器、多路选择器是大家都很熟悉的电
路,所以类似A+B-C,(A>B)?C:D这样的运算一定可以综合。
**************************
而除法、开根、对数等等较复杂的运算,必须通过一定的算法实现,没有直观简单的实现方法,
则可以判断那些计算式是不能综合的,必须按它们的算法写出更具体的代码才能实现。
***************************
此外,硬件无法支持的行为描述,当然也不能被综合(比如想在FPGA上实现DDR内存那样的双延触
发逻辑,代码很容易写,但却不能实现)。 不过,这样的判断标准非常主观模糊,遇到具体情况
还得按设计人员自己的经验来判断。如果要一个相对客观的标准,一般来说:在RTL级的描述中
,所有逻辑运算和加减法运算、以及他们的有限次组合,基本上是可综合的,否则就有无法综合
的可能性。当然,这样的标准仍然有缺陷,更况且EDA的技术也在不断发展,过去无法综合的代
码或许将来行,某些软件不支持的代码换个软件或许行。比如固定次数的循环,含一个常数参数
的乘法运算等等,有些EDA软件支持对它们的综合,而有些软件不行。 所以,正确的判断仍然要
靠实践来积累经验。
当你可以较准确判断代码的可综合性的时候,你对HDL的掌握就算完全入门了。
--
2022-12-05 广告
图形化编程简单理解为用积木块形式编程,scratch和python也是其中的一种,属于入门级编程,以其简单生动的画面获得无数学生的喜爱,深圳市创客火科技有限公司是一家做教育无人机的公司,旗下有编程无人机,积木无人机及室内外编队,每款飞机含有... 点击进入详情页
本回答由--提供
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式