Question

跪求翻译 不胜感激！！！急需~

Appendix A
To set the clock frequency
Follow the following instructions:
1. Open GXSSETCLK in windows
2. Provide the necessary information about the XESS board
3. Input the clock divisor that you wish
4. Click SET
5. Follow the instructions from GSSETCLK
To compile your 8051 assembly code:
1. Copy the ASM file from 8051 Assembly Code to a known folder
2. Find the BIN folder in XSTOOLS
3. Copy mod51 into the folder that contains the assembly file
4. At the DOS prompt type “path C:\XSTOOLS\BIN” (change to correct path if
necessary)
5. Open the folder containing the assembly file
6. At the DOS prompt type “asm51 WALK.ASM”
After following these steps and getting a successful compile, asm51 will have created
your code HEX file.
To create the uCcalculator bit file:
1. Load all of the VHD files in 8051 VHDL code into a folder of your choice
2. Create a new project in Xilinx called CAL
3. Add all of the VHD files to the project
4. Click on the Synthesis button and select uCcalculator at the top-level
5. Once done click on the implementation button
6. Select a Custom ucf file
7. Select the ucf file from 8051 VHDL
8. Click RUN
This will create the BIT file used to create the calculator FPGA
To download the uCcalculator:
1. Copy the BIT file and HEX file to the folder of your choice
2. At the DOS prompt type “path C:\XSTOOLS\BIN” (change to correct path if
necessary)
3. Double check that the XESS board has been properly connected and has a
keyboard attached to the PS/2 port
4. Once ready type at DOS prompt “XSLOAD WALK.HEX CAL.BIT”
5. Open GXPORT
6. Toggle the last bit to ‘1’
7. Click Strobe
8. Toggle the last bit to ‘0’
9. Click Strobe
These steps will load the uCcalculator into the XESS board.

Answer 1

Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种一文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑银桐系统所完成的逻辑功能。

Verilog HDL和VHDL是目前世锋洞坦界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种颤世HDL均为IEEE标准。

设计人员通过计算机对HDL语言进行逻辑仿真和逻辑综合，方便高效地设计数字电路及其产品。

常用的Verilog HDL语言开发软件有Altera公司的MAX+PLUS II，Quartus II和Xilinx公司的Foundation ISE。

Verlog HDL的发展历史
1、1981年Gateway Automation(GDA)硬件描述语言公司成立。
2、1983年该公司的Philip Moorby首创了Verilog HDL，Moorby后来成为Verrlog HDL-XL的主要设计者和Cadence公司的第一合伙人。
3、1984-1985年Moorby设计出第一个关于Verilog HDL的仿真器。
4、1986年Moorby对Verilog HDL的发展有做出另一个巨大的贡献，提出了用于快速门级仿真的XL算法。
5、随着Verilog HDL-XL的成功，Verilog HDL语言得到迅速发展。
6、1987年Synonsys公司开始使用Verilog HDL行为语言作为综合工具的输入。
7、1989年Cadence公司收购了Gateway公司，Verilog HDL成为Cadence公司的私有财产。
8、1990年初Cadence公司把Verilong HDL和Verilong HDL-XL分开，并公开发布了Verilog HDL.随后成立的OVI（Open Verilog HDL International）组织负责Verilog HDL的发展，OVI由Verilog HDL的使用和CAE供应商组成，制定标准。
9、1993年，几乎所有ASIC厂商都开始支持Verilog HDL，并且认为Verilog HDL-XL是最好的仿真器。同时，OVI推出2.0版本的Verilong HDL规范，IEEE接收将OVI的Verilong HDL2.0作为IEEE标准的提案。
10、1995年12月，IEEE制定了Verilong HDL的标准IEEE1364-1995

Answer 2

附录A
设定时钟频率
遵循以下指示：
1 。开放gxssetclk在Windows
2 。提供必要的资料，对xess局
3 。输入时钟除数你想
4 。单击设置
5 。遵循指示，从gssetclk
编译你的8051汇编代码：
1 。复制档案学会，从8051的汇编代码，以一个已知的文件夹
2 。找到bin文件夹在xstools
3 。复制mod51到该文件夹中包含大会文件
4 。在此DOS提示型"的路径在C ： \ xstools \斌" （改变，以正确的道路上来，如果
有必要的话）
5 。打开文件夹中含有大会文件
6 。在此DOS迅速键入" asm51 walk.asm "
经过下列步骤，并获得成功，整理， asm51将创造
你的代码Hex文件。
创造uccalculator位文件：
1 。负载所有的vhd文件，在8051的VHDL代码到一个文件夹中的你的选择
2 。创建新项目在赛灵思所谓华航
3 。加上所有的vhd文件到项目
4 。点击合成按钮并选择uccalculator在高层
5 。一旦完成点击就执行按钮
6 。选择衫拦一个定制艾马丹加档案
7 。选择艾铅塌陆马丹加档案，从8051的VHDL设计
8 。单击运行
这将创造位文件用来制造计算器的FPGA
下载uccalculator ：
1 。复制位文件和Hex文件，以文件夹的你的选择
2 。在此DOS提示型"的路径在C ： \ xstools \斌" （改变，以正确的道路上来，如果
有必要的话）
3 。双重检查该xess管理局已正确连接，并有一个
键盘连接到PS / 2埠
4 。一旦准备就绪，类型之迅槐顷速" xsload walk.hex cal.bit "
5 。开放gxport
6 。肘上有点'1 '
7 。点击频闪
8 。肘上有点清零
9 。点击频闪
这些步骤将加载uccalculator进入xess局