Question

并联谐振时既然电路已经为纯电阻电路了，为什么总阻抗却不等于电路中的电阻值。

并谐是总阻抗远大于电路中的电阻值，而电路却又为纯电阻电路，这样说的话，怎么多出了一部分电阻值，它的能量消耗到哪里了？

Answer 1

电路谐振时总阻抗呈电阻性，不等于“电路已经为纯电阻电路”，因为电路中的L、C有电流通过，并不是L、C消失了，或者可以忽略。
理想的L、C是储能元件，不消耗能量，电路并联谐振时L、C中的电流在L、C之间循环，即电源没有电流通过LC谐振电路，所以呈现的阻抗是无穷大；而实际中的元件，只有占比很小的电阻分量在消耗能量，所以呈现出阻抗远大于电路电阻的高阻抗特性。

追问

其实我的困惑是，既然并谐时电路成电阻性了（L、C阻抗和已为0），应该至于里面的电阻有关，而现在的阻抗却比电路中所有的电阻大，怎么会多出来的电阻？
刚有点顿悟，是不是因为输出端电压大，而实际电阻R两端电压小，为了折合为输出端电压，就把R电阻也同比例放大了？

追答

电路的阻抗不是一定要通过计算得出的，尤其是复杂电路，实际上一个电路的阻抗就等于电路两端的电压除以通过电路的电流：Z = U / I ，就是这么简单。经过科学实验证明，并联谐振的固有特性就是几乎没有电流能够通过电路，所以电路呈现的阻抗是高阻态。
理论的建立是用来解释客观规律的，理论也许不尽人意，再详细的解释我已经无能为力了。

Answer 2

电路谐振时总阻抗呈电阻性，不等于“电路已经为纯电阻电路”，因为电路中的L、C有电流通过，并不是L、C消失了，或者可以忽略。
理想的L、C是储能元件，不消耗能量，电路并联谐振时L、C中的电流在L、C之间循环，即电源没有电流通过LC谐振电路，所以呈现的阻抗是无穷大；而实际中的元件，只有占比很小的电阻分量在消耗能量，所以呈现出阻抗远大于电路电阻的高阻抗特性。

Answer 3

可能用于阻碍电流变化的阻抗产生磁场了。

Answer 4

提问者需要搞清楚以下三种并联谐振，你所困惑的问题自然得到解决。

并联谐振①。理想元件L与C并联。此电路中没有电阻R，发生谐振时，电纳Y＝ωC—1/ωL＝0，∴Z＝1/Y＝1/0＝∞。这种极端的理想化的并联谐振情形必须很熟练牢记在心，∵它是理解其它并联谐振实际电路之基础。

并联谐振②。R并L再并C。发生谐振时，虚部电纳:ωC—1/ωL＝0，实部电导Y＝1/R，总阻抗为最大值Z＝R；而电路处于非谐振状态时总阻抗模＜R。

并联谐振③。R串L，再与C并联。发生谐振时电压与电流同相位，但电路呈现“广义纯电阻态”，加上“广义”即是为了强调复阻抗实部≠R，且实部＝R＋(ωL)∧2/R。当这个串联电阻R很小即趋近于0时，谐振时“广义纯电阻”趋近于∞，谐振时高阻抗恰恰蕴藏在这个“广义纯电阻”之中。