verilog语言,通过一个时钟来控制ROM数据的读取,但是不知道该如何做 我来答 可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。 verilog 语言 时钟 rom 搜索资料 1个回答 #热议# 不吃早饭真的会得胆结石吗? 你的爸爸的爹滴 2012-12-20 · 超过22用户采纳过TA的回答 知道答主 回答量:52 采纳率:0% 帮助的人:44.7万 我也去答题访问个人页 关注 展开全部 用一个count计数,也就是控制system_clock,当达到所需频率后,用新的时钟反转 来自:求助得到的回答 本回答由提问者推荐 已赞过 已踩过< 你对这个回答的评价是? 评论 收起 推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询 其他类似问题 2014-04-07 怎么读取fpga rom里的数据 1 2014-03-16 如何用Verilog语言使得FPGA输出一个时钟信号 6 2016-02-03 verilog设计中 如何将某个信号延迟一个或多个时钟? 15 2015-03-31 fpga中如何调用ROM的中数据,求详解非常感激。 3 2015-01-31 Verilog中想要让某个项延迟几个时钟周期,最好的办法是什... 15 2010-12-30 用verilog语言设计一位具有异步复位信号和计数使能信号的... 1 2012-03-26 FPGA/Verilog中的Rom问题 33 2016-06-12 用ise 写了个verilog程序,每一个时钟周期进入一个数... 更多类似问题 > 为你推荐: