求用VHDL语言写并行输入转同步串行输出程序和仿真 50
当ALE有效时，输入由51单片机输入8位地址，FPGA的地址位FAH，然后在WR有效输入p0P2口16位数据，要有全局清零信号！输入端口WR，ALE，DATA_P0和DA...
当ALE有效时，输入由51单片机输入8位地址，FPGA的地址位FA H，然后在WR有效输入p0P2口16位数据，要有全局清零信号！输入端口WR，ALE，DATA_P0和DATA_P2，CLK，CLR。输出口，SDATA ,LD,SCLK。LD为数据传送结束位！
展开
推荐于2017-12-15 · 知道合伙人教育行家
jtj2008
知道合伙人教育行家
采纳数：4057
获赞数：13945
上海电机学院计算机教授硕导，兼上海理工硕导，从事网络安全30年，编著16部等：http://jiatj.sdju.edu.cn/w
向TA提问 私信TA
关注
![]()
展开全部
【请您参考，自主完成】VHDL语言编写的串并转换模块的源代码,用来将并行输入数据转换为串行数据输出-code for the transform of ps。
http://www.pudn.com/downloads252/sourcecode/embed/detail1166489.html
http://www.pudn.com/downloads252/sourcecode/embed/detail1166489.html
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
