
数字电子钟(仿真)设计,求设计报告和电路图,用multisim2001实现。请发到bargerking@163.com,谢谢~ 100
具体要求:1.设计一个能直接显示时,分,秒,并具有校时功能的数字电子钟,小时采用24进制。2.设计24h整点报时控制电路,要求每整点发出一声响报时,要求只在6:00~22...
具体要求:
1.设计一个能直接显示时,分,秒,并具有校时功能的数字电子钟,小时采用24进制。
2.设计24h整点报时控制电路,要求每整点发出一声响报时,要求只在6:00~22:00之间每整点报时一次,23:00~5:00之间整点不报时。
3.设计任意几点几分均可响铃的闹钟控制电路,响铃1min,可提前终止。
4.根据规定的作息时间表,设计自动响铃控制电路。
起床 6:50
上午上班 8:00
午饭 11:45
下午上班 13:30
下班 17:30
上面四个要求是用一个电路实现,有些难,望高手帮忙,追加100~
用集成逻辑电路实现~ 展开
1.设计一个能直接显示时,分,秒,并具有校时功能的数字电子钟,小时采用24进制。
2.设计24h整点报时控制电路,要求每整点发出一声响报时,要求只在6:00~22:00之间每整点报时一次,23:00~5:00之间整点不报时。
3.设计任意几点几分均可响铃的闹钟控制电路,响铃1min,可提前终止。
4.根据规定的作息时间表,设计自动响铃控制电路。
起床 6:50
上午上班 8:00
午饭 11:45
下午上班 13:30
下班 17:30
上面四个要求是用一个电路实现,有些难,望高手帮忙,追加100~
用集成逻辑电路实现~ 展开
3个回答
展开全部
关键你的电路设计师什么意思,对元器件有什么限制,否则一块单片机就搞定了。
你这里交代的还是不够清楚 1、比如显示采用什么,七段LED管还是其他; 2、集成逻辑电路还是太大,宽泛点说,单片机就是,FPGA、CPLD; 限制多少门规模的集成电路吗? 3、闹钟控制输入的要求怎样?怎么输入控制信息在几点几分闹? 4、作息表是定死的还是可输入改动的
你这里交代的还是不够清楚 1、比如显示采用什么,七段LED管还是其他; 2、集成逻辑电路还是太大,宽泛点说,单片机就是,FPGA、CPLD; 限制多少门规模的集成电路吗? 3、闹钟控制输入的要求怎样?怎么输入控制信息在几点几分闹? 4、作息表是定死的还是可输入改动的
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
展开全部
都2013年了,要的软件却是multisim2001
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
2013-01-12
展开全部
分可以不要,要money~
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询