modelsim,主、测试程序均编译通过,仿真时出现error loading design,且不提示具体错误,怎么办?? 20 我来答 可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。 modelsim 测试 编译 仿真 loading 搜索资料 1个回答 #热议# 生活中有哪些实用的心理学知识? HP_ccyz2012 2013-01-19 · TA获得超过131个赞 知道答主 回答量:97 采纳率:0% 帮助的人:56.3万 我也去答题访问个人页 关注 展开全部 贴出来看看,一般会有warning的,把warning都改了就应该对了 追问 你说的对,理应是有warning的,我同学电脑上跑了一遍 和你说的一样,改过就好了。可是在我电脑上只显示error loading design,其它什么也没有。安装的和我同学一个版本,都是6.5的,不知道为什么,您遇到过吗,知道怎么解决吗?谢谢! 已赞过 已踩过< 你对这个回答的评价是? 评论 收起 推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询 其他类似问题 2011-10-10 Modelsim仿真时 主程序和测试程序都编译正确 但是点击... 2013-01-21 modelsim仿真出现Error loading desi... 2013-04-17 请问modelsim仿真时 error loading de... 2016-05-20 仿真时,出现:Error loading design 错误 2012-01-23 你用Modelsim仿真出现Error loading de... 2013-06-15 用Modelsim仿真VHDL程序,提示错误如下,请大神帮忙... 2014-04-30 Modelsim se 10.0c仿真时出现ERROR lo... 2014-05-01 我用verilog编写的代码。在modelsim仿真时错误,... 更多类似问题 > 为你推荐: