2个回答
展开全部
先把设计编译一次，然后在设计文件上右键选择locate in rtl viewer即可。
Quartus II 是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
Quartus II 是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
我估计你要看的是rtl级的电路图
把设计编译一次后在设计文件上右键选择locate in rtl viewer
把设计编译一次后在设计文件上右键选择locate in rtl viewer
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
