求助verilog语言中task任务的always问题
2个回答
展开全部
呵呵，首先，verilog里面没有所谓的指令，那是汇编程序里面的东西。在always中，如果你写的程序只是用来仿真，允许有延时语句，直接回“#5”，就是延迟5个时间单位。但如果你写的东西是要用来进行综合的，那就只能用计算器来延时了。当计算器计到某个值时，作为其它动作的条件。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
意法半导体(中国)投资有限公司
2023-06-12 广告
单片机，即单片微控制器，也称为单片微型计算机，是将中央处理器（CPU）、存储器（ROM，RAM）、输入/输出接口和其他功能部件集成在一块 在一个小块的集成电路上，从而实现对整个电路或系统的数字式控制。单片机不是完成某一个逻辑功能的芯片，而是...
点击进入详情页
本回答由意法半导体(中国)投资有限公司提供
展开全部
一个任务就像一个过程,所以像initial或always这样的过程块语句关键字行就不用写了,直接begin ...end将代码段完成即可;这你已经试出来了啊。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
