怎样确定Quartus II Fitter报告中的逻辑关系使用数量?
1、Quartus® II 所报告的逻辑利用率是对器件占用程度的评估。它显示为一个百分比,为设计中使用的半自适应逻辑模块(half-ALM)占器件可用half-ALM的比例。
2、在Fitter报告中,术语 Combinational ALUT/register pairs和Combinational ALUT/register/register triples用于表示half-ALM。在Stratix® IV、Arria® II、Cyclone® IV或早期系列中的每个ALM 都有两个组合逻辑 LUT和两个寄存器,并且它们被成对组合为ALUT/register对。在Stratix V、Arria V 和Cyclone V器件中, 每个ALM有两个组合LUT和四个寄存器, 并且它们被组合为ALUT/register/register三元组。
3、逻辑利用率是通过估计需要多少个half-ALM来放置设计而计算出来的,表示为FPGA可用half-ALM的总数的百分比。逻辑利用率相较于寄存器利用率或是组合逻辑利用率能更好的体现器件的占用程度,因为它考虑了以下因素:
4、 逻辑利用率计算如下:( A - B + C ) / (Total number of half-ALMs in the device
( A - B + C ) / (器件中的half-ALM的总数)
5、其中A、B和C定义如下:
A: 用于最终布局的组合ALUT/register对或用于最终布局的组合ALUT/register/register三元组这是布局后设计中完全使用或部分使用的half-ALM的数量。
B:估算的设计进行过程中通过ALUT和寄存器配对可补偿的ALUT/register对或是ALUT/register/register三元组。
6、这是fitter对于可以通过将只使用了ALUT或是只使用了register的half-ALM进行组合使得每个half-ALM都既使用了ALUT又使用了register,从而可以释放的half-ALM数量的估计。对于每个可能的组组合,一个half-ALM 被释放。因此,在报告中,此数量显示为一个负数。如果Fitter可以尽量密集的封装所有的逻辑,那么该数值有助于估计将需要多少逻辑。请注意这类封装可能不会给于布线和时序性能的最佳结果。
2024-10-13 广告