Question

VHDL程序解释，很短的一段，说是同步化电路。。不懂什么意思，求高手指点

library ieee;
use ieee.std_logic_1164. all;
entity sy is
port(
sin,clk :in std_logic;
sout :out std_logic
);
end sy;

architecture behave of sy is
signal q0,q1: std_logic;
begin
sout<=q0 and (not(q1));
process(clk)
begin
if(clk'event and clk='1') then
q0<=sin;
q1<=q0;
end if;
end process;
end behave;

Answer 1

上升沿检测电路，就是将sin输入信号用clk同步一下，得到一个时钟周期的正脉冲

追问

你好~非常感谢！
我还想问一下，process里面的语句是顺序执行的吧，
q0<=sin;执行完这句话之后，再执行q1<=q0;吗，
为什么q1会滞后一个时钟周期？

追答

是并行的，同时在时钟上升沿变化，q0变成1的时候，q1还是上一个值0。看起来就像滞后一个时钟周期。
边沿触发，就是在时钟跳变时，将时钟沿前一刻输入的值传到输出。