verilog ISE平台下问题
moduletest(inputclk,input[7:0]din,output[7:0]dout);always@(posedgeclk)begindout<=din+...
module test(
input clk,
input [7:0] din,
output [7:0] dout
);
always @ (posedge clk) begin
dout <= din + 1; //这一行出问题
end
endmodule
综合提示：
"test.v" line 30 Reference to vector wire 'dout' is not a legal reg or variable lvalue
"test.v" line 30 Illegal left hand side of nonblocking assignment 展开
input clk,
input [7:0] din,
output [7:0] dout
);
always @ (posedge clk) begin
dout <= din + 1; //这一行出问题
end
endmodule
综合提示：
"test.v" line 30 Reference to vector wire 'dout' is not a legal reg or variable lvalue
"test.v" line 30 Illegal left hand side of nonblocking assignment 展开
1个回答
展开全部
dout只声明为output是属于wire型的，只能用于组合逻辑，你此处用于时序逻辑应该同时声明为reg型，如下：output reg [7:0] dout
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
意法半导体(中国)投资有限公司
2023-06-12 广告
STM32F103R8T6是ST旗下的一款常用的增强型系列微控制器，是一款基于ARM Cortex-M内核的微控制器。STM32F103R8T6主要面向消费类电子产品、工业控制、医疗仪器、汽车电子等领域，可用于开发各种类型的应用。STM32...
点击进入详情页
本回答由意法半导体(中国)投资有限公司提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
