有关VHDL元件例化结构体中的常量定义
VHDL元件例化调用中，其中EN引脚始终高电平，rst引脚低电平，不知在结构体中如何设为常量...具体语句是怎样的？...
VHDL元件例化调用中，其中EN引脚始终高电平，rst引脚低电平，不知在结构体中如何设为常量...具体语句是怎样的？
展开
展开全部
可以直接将EN和RET赋值为1和0，也可以定义两个signal后，对signal赋值，然后将signal赋值给EN和RST。
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
光点科技
2023-08-15 广告
通常情况下，我们会按照结构模型把系统产生的数据分为三种类型：结构化数据、半结构化数据和非结构化数据。结构化数据，即行数据，是存储在数据库里，可以用二维表结构来逻辑表达实现的数据。最常见的就是数字数据和文本数据，它们可以某种标准格式存在于文件...
点击进入详情页
本回答由光点科技提供
展开全部
例化的时候在port map里直接写en => '1', rst => '0'就行了
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
