在Verilog HDL仿真时间怎么设置呢？ 20

我在进行时序仿真的时候，我的时间设置好像只能最多达到1000ns，如果超过了就出现这个界面“specifyalegalpeiodoffset”怎样设置可以让时间长点呢？先... 我在进行时序仿真的时候，我的时间设置好像只能最多达到1000ns，如果超过了就出现这个界面“specify alegal peiod offset” 怎样设置可以让时间长点呢？
先谢谢你们！我刚进来没有积分希望你们原谅。展开

 我来答

2个回答

#热议# 上班途中天气原因受伤算工伤吗？

HitNewBee
2013-03-15

知道答主

回答量：12

采纳率：0%

帮助的人：13.5万

我也去答题访问个人页

关注

展开全部

在Simulation菜单栏下设置好所显示的仿真时间长度

已赞过 已踩过<

评论收起

百度网友d7392e8
推荐于2021-01-02 · TA获得超过158个赞

知道答主

回答量：78

采纳率：0%

帮助的人：45.1万

我也去答题访问个人页

关注

展开全部

在编辑信号的那个界面点击左上角EDIT选ENDTIME输入你想要的时间

已赞过 已踩过<

评论收起

1条折叠回答

推荐律师服务：若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询

在Verilog HDL仿真时间怎么设置呢？ 20

其他类似问题

为你推荐：