Question

allegro16.3，怎么防止重叠元件而不显示DRC

我CPU有一个比较大的安装期间，比较高，底下可以安装贴装的元件，怎么在画PCB板的时候在大元件下画贴装元件时候不显示DRC呢？（不要直接在DRC设置里面无视之）

Answer 1

其实楼主可以在画图的时候可以不要在意这种问题，因为从layout的二维角度来说CPU和下面的SMD元件确实叠到了，只是你觉得有DRC不好看而已。
在设计的过程中，是需要on-line DRC的，这样你知道你的设计中违反RULE的有哪些，然后帮你check的人也知道哪里，这样check才没有盲区，等设计收尾，其他function都没有问题了，然后对于那一块的DRC可以做一个constraint area 来清掉DRC，最后出图就美观自然了。

Answer 2

把CPU 封装的place bound层删除就可以了，在PCB中删。