quartus ii编写的verilog hdl程序如何进行后仿真？！后仿真是时序仿真吧？！
4个回答
展开全部
时序仿真说白了就是要加时序约束文件，对时钟，对输入，输出管脚进行约束，具体可以看看quartus教程，不难的，希望能帮到你~
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
威孚半导体技术
2024-08-19 广告
威孚（苏州）半导体技术有限公司是一家专注生产、研发、销售晶圆传输设备整机模块（EFEM/SORTER）及核心零部件的高科技半导体公司。公司核心团队均拥有多年半导体行业从业经验，其中技术团队成员博士、硕士学历占比80%以上，依托丰富的软件底层...
点击进入详情页
本回答由威孚半导体技术提供
展开全部
后仿真是时序的，但是比起前仿真，要考虑电路里面门的延迟问题
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
编写自己的仿真脚本，用第三方仿真软件modelsim进行仿真就可以了
具体操作过程可以在modelsim的教程中学习一下
具体操作过程可以在modelsim的教程中学习一下
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
要把测试程序写在源程序中吧,我在CADENCE中使用verilog时就是这样的,不知道是软件问题还是语言问题,因为有的软件不用的. 在MaxplusII中输入信号可以手动设置的,测试程序不可以的话手动好了.
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（2）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
