Question

VHDL中，定义了信号signal address : std_logic_vector(7 downto 0);

进程中有语句
address<=address+1;
to_rom<=address;
我是想把加1后的值赋给to_rom，这两句能实现吗？如果不能，应该怎样才能呢？
当然，address本身也要加1；这样可不可以？
address<=address+1;
to_rom<=address+1;

Answer 1

进程中有语句
address<=address+1;
to_rom<=address;
我是想把加1后的值赋给to_rom，这两句能实现吗？如果不能，应该怎样才能呢？

这样就能实现了。 只不过
address<=address+1;
to_rom<=address;
和 o_rom<=address+1; 在时序上有区别。
具体你可以去仿真试试。

追问

上边那个不能吧？不是说进程结束之后才会把address+1赋给address吗？那样的话to_rom就是address而不是address+1了呀？

追答

上边那个不能吧？不是说进程结束之后才会把address+1赋给address吗？那样的话to_rom就是address而不是address+1了呀？
你说的没错，不过进程结束后address 比之前多了1。 也实现了+1的功能，具体看你想要什么值了，这两个写法的区别就这点。
一个是在下一个时钟周期的时候+1，再赋值，另一个是直接把+1后的值赋给to_rom