求用Verilog或VHDL设计的瞬时测频模块的源代码,在FPGA上实现,急急急!!!!谢谢各位高人 20

做毕设急用!... 做毕设急用! 展开
 我来答
tylisgood
2013-04-28 · 超过18用户采纳过TA的回答
知道答主
回答量:56
采纳率:100%
帮助的人:35.1万
展开全部
低 人,想确认清楚一个问题。

你所说的瞬时是指什么?这么表 达不清楚的提问让我们这些高人怎么回答?
绝大多数情况下,所以结果输出刷新频率都需要一个时钟作为参考。
垂问你是想在固定时间内固定次数的刷新测频信息,还是想当频率变化瞬间就给出结果?
还望 无脊 椎动 物进行解答。
QQ_751216534
2013-05-02 · 贡献了超过165个回答
知道答主
回答量:165
采纳率:0%
帮助的人:43.9万
展开全部
通信专业研究生。、。。。。。。。。。。。。。

可解决。。。。。。。。。。。。

最简单的就是用cordic算法,然后求导。。。。。。。。。。。。。
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式