verilog中一个工程分成几个小模块,那么请问各个模块中的输入输出信号名称可以定义成相同的吗?

 我来答
百度网友be66733
2013-05-09 · 超过18用户采纳过TA的回答
知道答主
回答量:38
采纳率:0%
帮助的人:50.2万
展开全部
各个模块中输入输出信号可以定义相同的,最后在一个module里面例化即可。
科博尔
2024-10-31 广告
QT400-18是一种球墨铸铁材料,QT代表“球铁”,400表示其抗拉强度为400MPa,18则表示延伸率为18%。该材料属于铁素体型球墨铸铁,具有良好的韧性和塑性,能够承受高冲击振动及扭转等动、静载荷,特别在低温工作条件下具有较好的冲击性... 点击进入详情页
本回答由科博尔提供
匿名用户
推荐于2016-12-01
展开全部
在两个不同模块内部的输入输出信号是可以的,只要在顶层的连线名称区分开即可。
本回答被提问者采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
yl0409202
2013-05-08 · TA获得超过567个赞
知道小有建树答主
回答量:483
采纳率:0%
帮助的人:287万
展开全部
肯定不能 !
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
收起 更多回答(1)
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式