Question

您好，我是fpga的初学者，想请教一下 怎么设定一个verilog程序的运行时间呢？

Answer 1

fpga和你之前学过的单片机之类的不一样的

labview里是有设定程序的运行时间这个说法

但是fpga没有，fpga的运行时间是根据你用的开发板的，现在比较常见的就是50MHZ的时钟，就是20ns一个clk。你可以通过分频来获得想要的时钟频率

当然你在仿真的时候可以直接改变某个输入的时钟频率，至于怎么改要看你用的是哪个软件了

Answer 2

fpga和你之前学过的单片机之类的不一样的labview里是有设定程序的运行时间这个说法但是fpga没有，fpga的运行时间是根据你用的开发板的，现在比较常见的就是50MHZ的时钟，就是20ns一个clk。你可以通过分频来获得想要的时钟频率当然你在仿真的时候可以直接改变某个输入的时钟频率，至于怎么改要看你用的是哪个软件了

Answer 3

运行时间？你是指延时吗？这个不好设置吧