Question

怎么使用VHDL语言实现除法？如y<=a/b的等效表达式应该是什么y<=？

Answer 1

就是“y<=a/b;”。
对于整数类型和实数类型都可以施加"/"运算，但IEEE设计库的运算包中没有对"/"进行声明，所以不能将运算符"/"施加于std_logic_vector类型。