Question

做数字电路与逻辑设计实验时，发现一个奇怪的问题，往微机里Quartus2输入以下代码： （代码后有提问）

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY COUNT10 IS
PORT(CLK,RST,EN: IN STD_LOGIC;
CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
COUT:OUT STD_LOGIC);
END ENTITY COUNT10;

ARCHITECTURE BEH OF COUNT10 IS
BEGIN
PROCESS(CLK,RST,EN)
VARIABLE CQI :STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
IF RST='1' THEN CQI:=(OTHERS=>'0');
ELSIF CLK'EVENT AND CLK='1' THEN
IF EN='1' THEN
IF CQI<"1001"THEN CQI:=CQI+1;
ELSE CQI:=(OTHERS=>'0');
END IF;
END IF;
END IF;
IF CQI="1001" THEN COUT<='1';
ELSE COUT<='0';
END IF;
CQ<=CQI;
END PROCESS;
END ARCHITECTURE BEH;
输入后，实现一个计数器，编译时发现有一个warning，但是成功的编译了。然后把计数器下载到MAX2系列EPM240T100C5芯片中，发现在无脉冲情况（CLK悬空，高电平状态）下，五个输出中有Q1，Q2，Q3三个在不断的闪光（频闪，闪光代表高电平），Q0和进位信号不闪。接下来将CLK接到1赫兹以上的连续脉冲时，输出立即停止闪光，并保持停止频闪时的输出状态。当然，在接单次脉冲时，按下一次脉冲，闪光一次，正常。（其他输入和输出正常无异样）
问题：1.这个warning在代码中是什么意思？代码中哪部分有警告呢？
2.为什么会出现无脉冲频闪和接连续脉冲后停止频闪的这种情况？
3.为什么五个输出只有三个亮？

Answer 1

1.warning在编译时通常没关系，编译只关心error就好了。
2.3.无脉冲频闪和亮三个灯是每次都这样吗？还是说不定状态？CQI定义时最好设初值，不设初值有可能会发生乱码情况。或者你可以用万用表量一下无脉冲频闪的信号，判断下是从CPLD出来就这样还是后面有干扰。

追问

1. 次次都是这样，无特例。

2. 初值无论是高或低电平情况无改变。

3. 有老师说这是频率过低的原因，但无脉冲情况下，怎么又会闪灯呢？