Question

xilinx V5系列的芯片想用DDR3 但是生成IP核里面MIG没有支持DDR3，是芯片不支持DDR3吗

Answer 1

DDR3的时钟不能小于300M
V5的局部时钟逻辑很难跑这么快
所以MIG不对它做支持了
你可以自己写DDR3的controller 试试哈

追问

自己写是不是很复杂啊

追答

应该是 得看懂JEDEC的DDR3标准 我没有写过

追问

如果有现成的就好了，现在连DDR3的工作方式都还没怎么看

Answer 2

根据自己的时序要求可以自己创建一个IP Core。