Question

急求7段译码器的verilog程序设计！！！

要求控制端口的控制下，输入4位0000~1111，依次对应0-9和英文字母A-F

Answer 1

早上刚考完,A到F应该是这样吧。。

 

module decode4_7(decodeout,indec);

 

output[6:0] decodeout;

 

input[3:0] indec;

 

reg[6:0] decodeout;

 

always @(indec)

 

begin

 

case(indec) //用case 语句进行译码

 

4'b0000:decodeout=7'b1111110;

 

4'b0001:decodeout=7'b0110000;

 

4'b0010:decodeout=7'b1101101;

 

4'b0011:decodeout=7'b1111001;

 

4'b0100:decodeout=7'b0110011;

 

4'd0101:decodeout=7'b1011011;

 

4'd0110:decodeout=7'b1011111;

 

4'b0111:decodeout=7'b1110000;

 

4'b1000:decodeout=7'b1111111;

 

4'b1001:decodeout=7'b1111011;

 

4'b1010:decodeout=7'b1110111;//A

 

4'b1011:decodeout=7'b0011111;//b

 

4'b1100:decodeout=7'b1001110;//C

 

4'b1101:decodeout=7'b0111101;//d

 

4'b1110:decodeout=7'b1001111;//E

 

4'b1111:decodeout=7'b1000011;//F

 

default: decodeout=7'bx;

 

endcase

 

end

 

endmodule