verilog怎样实现顶层文件调用其他模块？急！
1个回答
展开全部
给你举个简单的组合逻辑的例子：子模块：module sub_mod( a, b, c ); input a;input b;output c;assign c = a || b;endmodule 主模块：module master_mod( x, y, z, w );input x;input y;input z;output w; //调用子模块sub_mod my_mod( .a(x), .b(y), .c(m)); assign w = m && z;endmodule
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
