Question

关于数电中寄存器的一个问题

假设现在有一个由四个触发器组成的四位寄存器。
我们把数据送到触发器时，当时钟信号来临时将数据存入触发器的Q。
而如果时钟信号不存在，触发器里面的数据将不会受到任何影响。

但在触发器内部时钟信号不是和输入信号Rd、Rs相“与”的吗？怎么会让数据无法影响Q呢？
就算时钟信号他不产生，他也是低电平，和Rd，Sd相“与”后总会有0或1到达Q的，按理说Q也会改变，为什么不存在时钟信号时就无法影响数据呢？

Answer 1

这是一个好问题，为此我专门翻看数电书关于这个问题的相关知识。下面我就以传输门控逻辑D触发器为例来解释一下这个问题。

我所理解的时钟信号就是一个使能信号。也就是下面的信号C。

电路图来自于华科版《数字电子技术》的第214到215面

通过这个图你可以看出，当使能等于1，也就是C为高电平的时候，传输门打开，等效于电路图b,显而易见，Q=D;完成数据的传输。当C为低电平的时候，等效于电路图c，也就相当于一个基本的锁存器，可以保持信号不变。这也就是你困惑的吧。希望可以帮助到你。

Answer 2

能不能把图发上来？