Question

EDA的题：三输入三输出电路设计：用VHDL语言写出程序

输入A为1时，对应输出为1，A为0时，输出为0；
输入B为1时，对应输出为0，B为0时，输出为1；
输入A、B、C有一个为1时，C对应输出为1。

Answer 1

ENTITY triple IS
PORT(a,b,c: IN bit;

outa,outb,outc: OUT bit);

END;
ARCHITECTURE rtl OF triple IS
BEGIN
outa <= a;

outb <= NOT b;

outc <= a OR b OR c;

END;