Question

我们现在在做数字系统设计的东西，想知道Quartus2下的VHDL和Verilog HDL文件的差别，另外作为仿真软件，

它需要设计出一个界面再进行编程（就像MFC一样）还是别的什么情况？

Answer 1

VHDL是美国军方开发的语言，verilog是在VHDL之后出来的语言。
VHDL规范性较强，verilog和C类似很灵活也很好学。
总的来说，verilog的市场比较大。

仿真软件的话，其实主要是看波形，你可以使用quartus嵌套modelsim来仿真，modelsim的波形分析功能要强大得多。

Answer 2

VHDL文件的后缀是.vhd，而Verilog HDL文件的后缀是.v。
仿真的话，要看你使用什么仿真软件。在低版本的Quartus II下，可以使用它自身的仿真模块；而高版本的Quartus II不再包含仿真模块，需要第三方仿真软件，例如modelsim。

Answer 3

你对这方面毫无概念啊

VHDL和Verilog HDL完全没有任何可比性

仿真用modelsim