
计算机组成原理习题
25、累加寄存器位于什么地方?26、什么是存取周期?27、通常计算机的主存储器可采用哪些存储器?28、为什么要在主存和CPU之间增加高速缓冲存储器?29、中断向量可提供什...
25、 累加寄存器位于什么地方?
26、 什么是存取周期?
27、 通常计算机的主存储器可采用哪些存储器?
28、 为什么要在主存和CPU之间增加高速缓冲存储器?
29、 中断向量可提供什么地址?
30、 CPU在什么时间响应中断?
31、 在独立编址方式下,存储单元和I/O设备是依靠什么来区分的?
32、 在外设接口中,状态寄存器的作用是什么?
33、 在CPU中,当前指令保存在什么寄存器中? 展开
26、 什么是存取周期?
27、 通常计算机的主存储器可采用哪些存储器?
28、 为什么要在主存和CPU之间增加高速缓冲存储器?
29、 中断向量可提供什么地址?
30、 CPU在什么时间响应中断?
31、 在独立编址方式下,存储单元和I/O设备是依靠什么来区分的?
32、 在外设接口中,状态寄存器的作用是什么?
33、 在CPU中,当前指令保存在什么寄存器中? 展开
展开全部
25、有效地址上!!(不知道对不对)
26、把信息代码存入存储器,称为“写”,把信息代码从存储器中取出,称为“读”。 存储器进行一次“读”或“写”操作所需的时间称为存储器的访问时间(或读写时间),而连续启动两次独立的“读”或“写”操作(如连续的两次“读”操作)所需的最短时间,称为存取周期(或存储周期)。
27、随机存储器和只读存储器。
28、目的在于主存储器的存/取时间比CPU慢一个数量级,从而严重影响了微型机的速度,而RAM线路的读写时间可与CPU的处理速度处于同一个数量级,因此在主存储器和CPU之间增加高速缓冲存储器Cache,以提高机器的速度。
29、提供中断地址
30、1:一条指令执行结束
2:CPU处于开中断状态
3:当前没有发生复位,保持和非屏蔽中断请求
4:若当前执行的指令是开中断指令和中断返回指令,则它们执行完后再执行一条指令,CPU才能响应INTR请求
参考资料:微型计算机原理与接口技术
31、不同的指令或不同的控制信号
32、用来保存外部设备或接口的状态信息,以便CPU在必要时测试外设状态,了解外设的工作情况
33、指令寄存器//
26、把信息代码存入存储器,称为“写”,把信息代码从存储器中取出,称为“读”。 存储器进行一次“读”或“写”操作所需的时间称为存储器的访问时间(或读写时间),而连续启动两次独立的“读”或“写”操作(如连续的两次“读”操作)所需的最短时间,称为存取周期(或存储周期)。
27、随机存储器和只读存储器。
28、目的在于主存储器的存/取时间比CPU慢一个数量级,从而严重影响了微型机的速度,而RAM线路的读写时间可与CPU的处理速度处于同一个数量级,因此在主存储器和CPU之间增加高速缓冲存储器Cache,以提高机器的速度。
29、提供中断地址
30、1:一条指令执行结束
2:CPU处于开中断状态
3:当前没有发生复位,保持和非屏蔽中断请求
4:若当前执行的指令是开中断指令和中断返回指令,则它们执行完后再执行一条指令,CPU才能响应INTR请求
参考资料:微型计算机原理与接口技术
31、不同的指令或不同的控制信号
32、用来保存外部设备或接口的状态信息,以便CPU在必要时测试外设状态,了解外设的工作情况
33、指令寄存器//
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询