内存中DDR3和DDR4有什么不同?
6个回答
2013-09-11
展开全部
DDR是双倍数据速率(Double Data Rate)。DDR与普通同步动态随机存储器(DRAM)非常相象。普通同步DRAM(现在被称为SDR)与标准DRAM有所不同。
标准的DRAM接收的地址命令由二个地址字组成。为接省输入管脚,采用了多路传输的方案。第一地址字由原始地址选通(RAS)锁存在DRAM芯片。紧随RAS命令之后,列地址选通(CAS)锁存第二地址字。经过RAS和CAS,存储的数据可以被读取。
同步动态随机存储器(SDR DRAM)由一个标准DRAM和时钟组成,RAS、CAS、数据有效均在时钟脉冲的上升边沿被启动。根据时钟指示,可以预测数据和剩余指令的位置。因而,数据锁存选通可以精确定位。由于数据有效窗口的可预计性,所以可将存储器划分成4个区进行内部单元的预充电和预获取。通过脉冲串模式,可进行连续地址获取而不必重复RAS选通。连续CAS选通可对来自相同源的数据进行再现。
DDRⅡ内存中,依然是在时钟上沿和下沿触发传输的。而非一些媒体所说的上下沿各两次传输数据。而DDRⅡ内存和DDR内存的最大差异之处在于DDRⅡ内存内部为4bit预取。所谓的4bit预取事实上是指内存芯片能够在1个周期内提供4倍的传输速度。而之前的DDR内存采用的则是2bit预取。
因为4bit预取的应用,使得DDRⅡ内存的内部工作频率只有I/O触发频率的一半,这样一来DDRⅡ533MHz的内部工作频率变成了266MHz,所以DDRⅡ内存能够轻易地实现等效于667MHz甚至800MHz的传输率。
DDR3内存已经有了,速度两倍于DDRⅡ,目前主要用于对速度要求较高的显卡上,用来作显存。
标准的DRAM接收的地址命令由二个地址字组成。为接省输入管脚,采用了多路传输的方案。第一地址字由原始地址选通(RAS)锁存在DRAM芯片。紧随RAS命令之后,列地址选通(CAS)锁存第二地址字。经过RAS和CAS,存储的数据可以被读取。
同步动态随机存储器(SDR DRAM)由一个标准DRAM和时钟组成,RAS、CAS、数据有效均在时钟脉冲的上升边沿被启动。根据时钟指示,可以预测数据和剩余指令的位置。因而,数据锁存选通可以精确定位。由于数据有效窗口的可预计性,所以可将存储器划分成4个区进行内部单元的预充电和预获取。通过脉冲串模式,可进行连续地址获取而不必重复RAS选通。连续CAS选通可对来自相同源的数据进行再现。
DDRⅡ内存中,依然是在时钟上沿和下沿触发传输的。而非一些媒体所说的上下沿各两次传输数据。而DDRⅡ内存和DDR内存的最大差异之处在于DDRⅡ内存内部为4bit预取。所谓的4bit预取事实上是指内存芯片能够在1个周期内提供4倍的传输速度。而之前的DDR内存采用的则是2bit预取。
因为4bit预取的应用,使得DDRⅡ内存的内部工作频率只有I/O触发频率的一半,这样一来DDRⅡ533MHz的内部工作频率变成了266MHz,所以DDRⅡ内存能够轻易地实现等效于667MHz甚至800MHz的传输率。
DDR3内存已经有了,速度两倍于DDRⅡ,目前主要用于对速度要求较高的显卡上,用来作显存。
东莞市友贸实业有限公司_
2023-11-22 广告
2023-11-22 广告
第五代双倍数据速率双列直插式内存模块 (DDR5) 插槽包括表面贴装技术,可以满足当今内存模块应用所需的更高数据速率,包括 288 位、0.85mm 间距。DDR5 DIMM 插槽支持 288 插针 SMT 型UMAXCONN - DDR5...
点击进入详情页
本回答由东莞市友贸实业有限公司_提供
展开全部
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
展开全部
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
展开全部
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
展开全部
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询