顶层VHDL没有定义是什么错误啊?
2个回答
展开全部
如果有许多VHDL源文件一起编译，那么需要设定其中一个作为顶层实体。
比如在QuartusII中，可以在Files视图中的某个VHDL文件上点右键->Set as Top-Level Entity，前提是VHDL文件名与Entity名一致。
这里有个问题要注意：
比如在QuartusII中，你的Top-Level的VHDL文件名与Entity名不一样，就要在Assignment->Settings->General下面手动输入顶层Entity名，否则会报错说顶层实体未定义之类。
其它编译器未试过会不会出现这类问题。
比如在QuartusII中，可以在Files视图中的某个VHDL文件上点右键->Set as Top-Level Entity，前提是VHDL文件名与Entity名一致。
这里有个问题要注意：
比如在QuartusII中，你的Top-Level的VHDL文件名与Entity名不一样，就要在Assignment->Settings->General下面手动输入顶层Entity名，否则会报错说顶层实体未定义之类。
其它编译器未试过会不会出现这类问题。
本回答被网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
中智咨询
2024-08-28 广告
在当今竞争激烈的商业环境中，企业需要不断提高自身的竞争力，以保持市场份额和增加利润。通过人效提升，企业可以更有效地利用有限的资源，提高生产力和效益，从而实现盈利目标。中智咨询提供全方位的组织人效评价与诊断、人效提升方案等数据和管理咨询服务。...
点击进入详情页
本回答由中智咨询提供
展开全部
好好看看VHDL的语法说明。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
