Verilog HDL中什么叫做过程块？有哪些典型的例子？可分类否？
1个回答
展开全部
过程块是行为模型的基础
过程块有两种： initial块 (只执行一次) 、always块（只要条件满足，就循环执行）
比如：
reg nRst;
initial begin
nRst = 1'b0;
#100;
nRst = 1'b1;
end
只执行一次，且不可综合，只能在仿真的时候使用
always #5 Clock=~Clock;
过程块有两种： initial块 (只执行一次) 、always块（只要条件满足，就循环执行）
比如：
reg nRst;
initial begin
nRst = 1'b0;
#100;
nRst = 1'b1;
end
只执行一次，且不可综合，只能在仿真的时候使用
always #5 Clock=~Clock;
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
