求一个基于modelsim软件上的用verilog语言设计的数字时钟程序设计代码和测试代码！！！急急急！！！ 100
展开全部
你的clk 时钟频率是多少得说啊。就是两个60进制寄存器，按照时钟频率和秒的关系进行自增 进位，很简单的。不明白的话可以详细问。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
类别
我们会通过消息、邮箱等方式尽快将举报结果通知您。
说明
0/200
