Question

vivado的综合与实现策略怎样设置？

1、vivado的综合与实现策略较ISE减少了许多选项，个人感觉无**确控制综合和实现的结果，综合后大量信号都被优化掉或被改名，严重降低了调试效率，请教高手如何解决？能否全面设置综合与实现策略？2、vivado的调试工具个人感觉不如ISE+chipscope好用，界面差，数据也无法导出分析；请教高手有没好的办法？3、HLS能否与ISE接口，即IP调用？4、本人若非需要用到HLS，就vivado目前的成熟度，恐怕早就放弃了，vivado啥时候出补丁？软件的不成熟已经动摇了我使用7系列的信心，动摇了对xilinx的信心。。。

Answer 1

1）选项都在XDC和TCL中，要你手动增加，建议项目相关的放在TCL中，FPGA相关的放在XDC中，和ISE差别有点大，但速度杠杠的，ISE（多核不行，而且结果不稳定）要3个小时的vivado就40分钟搞定，最多8核，飞一般的感觉，服务器配置不能太低。2）我对chipscope持保留态度，testbench是王道，部分信号上示波器，尤其是相位调整。3）我对HLS持保留态度。4）算法还是一步一步自己verilog写出来，C+MATLAB做理论，verilog来实现，弯道超车现在不现实，再等若干年，说不定哪天就好用了。以上是个人看法

Answer 2

要那么多勾勾叉叉毛得用，鼠标一点OK才是境界，vivado进步了。HLS的输出sh不能作为IP直接被ISE使用，源代码可以。关于信号优化和debugger，小意思。但是，我不好意思代劳。你都用vivado了，那肯定是Zynq或者7系列的机会，卖个关子，找你的FAE吧，我相信他们欢迎你。对了，FAE兄弟，你们欢迎不欢迎我这种回答问题的方式？

Answer 3

帮顶下，正想用vivado，貌似界面和planahead挺像？ISE貌似也支持7系列。