如何在ModelSim中仿真Quartus的bdf文件和IP核
2个回答
2018-08-02 · 为您提供更好的产品和服务
七彩虹科技有限公司
七彩虹科技成立于1995年，中国著名的DIY硬件厂商， 亚太区最重要的显示卡提供商之一。专注于IT硬件产品研发、生产和销售，致力于为个人和企业用户提供最具创新与实用价值的硬件产品及应用方案。
向TA提问
关注
![]()
展开全部
但是这里的Functional是基于门级网表的功能仿真，并不是HDL级的功能仿真。
首先需要将.bdf原理图文件转换为Verilog HDL等第三方EDA工具所支持的标准描述文件。在Quartus下，保持*.bdf为活动窗口状态，运行[File]/[Create/Update]/[Create HDL Design File for Current File]命令，在弹出窗口选择文件类型为Verilog HDL，即可输出*.v顶层文件。
Altera的基本宏功能的功能（行为）仿真模型在Quartus工具安装目录下的"eda\sim_lib"目录中：
Verilog HDL语言的仿真库文件为220model.v和altera_mf.v;
VHDL语言的仿真库文件为220pack.vhd、220model.vhd、altera_mf.vhd和altera_mf_components.vhd。
仿真时把相关库文件加到工程中去就行了。
首先需要将.bdf原理图文件转换为Verilog HDL等第三方EDA工具所支持的标准描述文件。在Quartus下，保持*.bdf为活动窗口状态，运行[File]/[Create/Update]/[Create HDL Design File for Current File]命令，在弹出窗口选择文件类型为Verilog HDL，即可输出*.v顶层文件。
Altera的基本宏功能的功能（行为）仿真模型在Quartus工具安装目录下的"eda\sim_lib"目录中：
Verilog HDL语言的仿真库文件为220model.v和altera_mf.v;
VHDL语言的仿真库文件为220pack.vhd、220model.vhd、altera_mf.vhd和altera_mf_components.vhd。
仿真时把相关库文件加到工程中去就行了。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
威孚半导体技术
2024-08-19 广告
威孚（苏州）半导体技术有限公司是一家专注生产、研发、销售晶圆传输设备整机模块（EFEM/SORTER）及核心零部件的高科技半导体公司。公司核心团队均拥有多年半导体行业从业经验，其中技术团队成员博士、硕士学历占比80%以上，依托丰富的软件底层...
点击进入详情页
本回答由威孚半导体技术提供
展开全部
但是这里的Functional是基于门级网表的功能仿真，并不是HDL级的功能仿真。
首先需要将.bdf原理图文件转换为Verilog HDL等第三方EDA工具所支持的标准描述文件。在Quartus下，保持*.bdf为活动窗口状态，运行[File]/[Create/Update]/[Create HDL Design File for Current File]命令，在弹出窗口选择文件类型为Verilog HDL，即可输出*.v顶层文件。
Altera的基本宏功能的功能（行为）仿真模型在Quartus工具安装目录下的"eda\sim_lib"目录中：
Verilog HDL语言的仿真库文件为220model.v和altera_mf.v;
VHDL语言的仿真库文件为220pack.vhd、220model.vhd、altera_mf.vhd和altera_mf_components.vhd。
仿真时把相关库文件加到工程中去就行了。
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
